Im September diesen Jahres soll der Chipauftragsfertiger TSMC seine Massenproduktion von 3-Nanometer-Chips beginnen. Seine Pläne, im zweiten Halbjahr die ersten Chips im sogenannten N3-Prozess in Serie herzustellen, halte der Hersteller damit ein. Die Probeproduktion des N3-Prozesses habe sich darüber hinaus positiv entwickelt, weshalb TSMC-Kunden eine höhere "Chip-Ausbeute" erwarten sollen.

Verglichen mit dem 5-Nanometer-Prozess soll N3 um bis zu 70 Prozent kleinere Transistoren haben. Die Geschwindigkeit der Chips steige damit bei gleicher Leistungsaufnahme um 15 Prozent. Bei gleicher Geschwindigkeit sinke die Leistungsaufnahme dagegen um 30 Prozent. Mit der für das nächste Jahr geplanten Version N3E sollen die Effizienz sowie die Ausbeute funktionierender Chips weiter gesteigert und die Designregeln gelockert werden.

Die bisherige FinFET-Technik wird bei den N3-Fertigungsprozessen weiter verwendet. Unter der Bezeichnung "FinFlex" biete TSMC jedoch die Wahl bei der Anordnung der finnenförmigen Feldeffekttransistoren, sodass Entwickler zwischen Ultra-High-Performance, effizienter Performance und höchster Energieeffizienz entscheiden können.

Da FinFETs bei den immer kleineren Strukturgrößen an ihre Grenzen stoßen, plane TSMC mit der 2-Nanometer-Generation bereits die Umstellung auf die sogenannte "Gate All Around"-(GAA-)Technik.

(jb, hannover)

(siehe auch: Heise-News-Ticker)

Hannover · EDV-Beratung · Linux · Novell · Microsoft · Seminar · IT-Consult · Netzwerk · LPIC · CLE