Nvidia verteilt seit mehr als einem Jahr Informationen zum Projekt Denver – der 64-Bit-ARM-Eigenentwicklung – nur häppchenweise. Diesmal gab es auf der Hot-Chips-Konferenz ein paar Details zur Architektur. Die beiden Denver-Kerne sollen im kommenden Tegra K1-64 so den ARMv8-Befehlssatz nutzen, 2,5 GHz Taktfrequenz erreichen, größere Caches haben als ihre von ARM in Lizenz genommenen 32-Bit-Vorgänger (ARMv7) und 7-fach-skalar arbeiten. Dass Nvidia den Tegra K1 in zwei Varianten plant, ist etwas verwirrend: Die bereits verfügbaren alias K1-32 mit vier Cortex-A15-Kernen (32 Bit) und der neue mit zwei Denver-Cores (K1-64).

Nvidia hat die L1-Caches gegenüber dem Cortex-A15 von je 32 KByte für Instruktionen und Daten nun erheblich auf 128 respektive 64 KByte vergrößert und die NEON-Einheit ist nun 128 Bit breit. Die Vorzüge von Dynamic Code Optimization, bei der der Code zur Laufzeit einmal durch einen Optimierer geschleust wird, betonte Nvidia außerdem. Der "optimized Microcode" landet in einem Cache in dem er für weitere Läufe bereit steht. Der Optimierer versucht unter anderem Register umzubenennen, Schleifen aufzulösen, redundante Berechnungen zu unterbinden sowie Load- und Store-Befehle umzusortieren. Denver soll nun unterm Strich bis zu sieben Instruktionen (mehr als doppelt so viel wie der Cortex-A15) pro Zyklus schaffen.

Nvidia zog keinen Vergleich mit ARMs 64-bittigem Cortex-A57, wohl aber mit Qualcomms Krait-400, Apples A7 und Intels Ultrabook-Celeron. Der Tegra K1 siegt, bis auf die Gleitkommaoperationen aus der Specfp 2000 und Memcpy, in allen von Nvidia ausgewählten Disziplinen. Der A7 soll insbesondere zum Teil weit zurück liegen. Ein Handy-Chip wird im direkten Vergleich immer einem für Tablets unterlegen sein, weil letzterer ein größeres Strombudget hat, daher lassen die Zahlen noch nicht viele Rückschlüsse zu.

(mt, hannover)

(siehe auch Heise-News-Ticker:)

Hannover · EDV-Beratung · Linux · Novell · Microsoft · Seminar · IT-Consult · Netzwerk · LPIC · CLE